摘要：1963年Morrison發(fā)表了可計算傳感器，這是一種可以利用光導效應測定光斑位置的結構，成為CMOS圖像傳感器發(fā)展的開端。1995年低噪聲的CMOS有源像素傳感器單片數(shù)字相機獲得成功。文章發(fā)表在《計算機與網(wǎng)絡》上，是電子工程師論文發(fā)表范文，供同行參考。

　　關鍵詞：CMOS圖像傳感器,ov9120原理

　　圖像傳感器一個直觀的性能指標就是對圖像的復現(xiàn)的能力。而象素陣列就是直接關系到這一指標的關鍵的功能模塊。按照像素陣列單元結構的不同，可以將像素單元分為無源像素單元PPS(passive pixel schematic)，有源像素單元APS(activepixel schematic)和對數(shù)式像素單元，有源像素單元APS又可分為光敏二極管型APS、光柵型APS.

　　1.本文闡述了CMOS圖像傳感器的一般特征，詳細介紹了黑白CMOS圖像傳感器芯片OV9120的性能、特點及工作原理，給出了OV9120在圖像采集處理中的具體應用實例。 關鍵詞：CMOS圖像傳感器;OV9120;圖像采集1　概述隨著CMOS技術的發(fā)展及市場需求的增加，CMOS圖像傳感器得以迅速發(fā)展。

　　2 引腳功能OV9120采用48腳LCC封裝，其引腳排列如圖1所示。

　　3 結構性能及工作原理

　　3.1 內部結構OV9120內置1312×1036分辨率的鏡像陣列、10位A/D轉換器、可調視頻窗、SCCE接口、可編程幀速率控制、可編程/自動曝光增益控制、內外幀同步、亮度均衡計數(shù)器、數(shù)字視頻端口、定時產生器、黑電平校準及白平衡控制等電路。其內部結構如圖2所示。

　　3.2 性能特點OV9120是135萬像素(1312×1036)、1/2英寸的CMOS圖像傳感芯片，它采用SXGA/VGA格式，最大幀速率可達到30幀/s(VGA)，該芯片將CMOS光感應核與外圍輔助電路集成在一起，同時具有可編程控制功能。OV9120芯片的基本參數(shù)如下●圖像尺寸:6.66mm×5.32mm，像素尺寸，5.2μm×5.2μm;●信噪比>54dB;●增益調整范圍:0～24dB;●SXGA輸出時，陣列大小為1280×1024，VGA輸出時，陣列大小為640×480;●供電電源電壓為直流3.3V和2.5V;●暗電流: 28mV/s;●動態(tài)范圍:60dB。

　　3.3 工作原理CMOS鏡像陣列的設計主要建立在逐行傳送的掃描場讀出系統(tǒng)和帶同步像素讀出電路的電子快門之上。而電子曝光控制算法(或系統(tǒng)規(guī)則)則建立在整個圖(物)像亮度基礎之上。在景像(或布景)正常時，一般曝光都比較理想。但在景像光線不適當時，則應通過自動曝光控制(AEC)白/黑比調節(jié)來使其滿足應用要求。

　　OV9120內部嵌入了一個10位A/D轉換器，因而可以同步輸出10位的數(shù)字視頻流D[9..0]。在輸出數(shù)字視頻流的同時，還可提供像素同步時鐘PCLK、水平參考信號HREF以及垂直同步信號VSYNC，以方便外部電路讀取圖像。

　　ZV端口就是相機(鏡頭)的焦距調節(jié)視頻端口。OV9120的ZV功能能使相機透鏡變焦而急速移向(或移離)目標。OV9120可利用外部主導機構(master device)設定曝光時間。當FREX被置位于1時，像素陣列被迅速充電，傳感器保持為高以拍攝圖像(或物像)。

　　SCCB的接口有SCCE 、SIO_C 、SIO_D三條引線，其中SCCE是串行總線使能信號，SIO_C是串行總線時鐘信號，SIO_D是串行總線數(shù)據(jù)信號。SCCB對總線功能的控制完全是依靠SCCE、SIO_C、SIO_D三條總線上電平的狀態(tài)以及三者之間的相互配合來實現(xiàn)的?？刂瓶偩€規(guī)定的條件如下：當SCCE由高電平變?yōu)榈碗娖綍r，數(shù)據(jù)傳輸開始。

　　黑白cmos圖像傳感器ov9120的原理及應用 :

　　4 OV9120在圖像采集系統(tǒng)中的應用整個圖像采集系統(tǒng)主要由OV9120圖像傳感芯片、CPLD控制模塊、RAM存儲器、DSP信號處理器、晶振電路等幾部分組成。在本系統(tǒng)中，OV9120作為系統(tǒng)的圖像傳感器，首先在其內部將獲取的圖像采樣量化，然后在外部邏輯的控制下輸出數(shù)字圖像，并存入圖像存儲器。

　　CPLD作為采集系統(tǒng)核心控制邏輯的主控模塊，可用來協(xié)調其它各模塊的工作。OV9120的SCCB總線參數(shù)配置是整個控制邏輯模塊執(zhí)行的起點，只有利用SCCB總線將OV9120配置完畢后，才能進行圖像采集工作。OV9120采集得到的圖像數(shù)據(jù)可存儲到SRAM中以供DSP使用，從而完成圖像采集系統(tǒng)與DSP識別系統(tǒng)之間的交互操作。其系統(tǒng)原理圖如圖3所示。

　　HREF為高電平期間，系統(tǒng)共傳輸1280位數(shù)據(jù)。也就是說：在一幀圖像中，即VSYNC為低電平期間，HREF會出現(xiàn)1024次高電平。而下一個VSYNC信號上升沿的到來則表明分辨率1280×1024的圖像采集過程的結束。實現(xiàn)采集的軟件設計可在MAX+plusII環(huán)境中實現(xiàn)。軟件設計的主要工作是CPLD對OV9120的配置。

　　在開始充電時，首先對系統(tǒng)進行初始化。CPLD的全局時鐘可用24MHz的晶振電路產生。配置時首先配置SCCB，配置完畢后將SCCE置1。當接收到DSP的開始采集信號后，根據(jù)同步信號的狀態(tài)來判定是否開始采集數(shù)據(jù)，采集數(shù)據(jù)的同時可將數(shù)據(jù)送往SRAM。當DSP接收到CPLD的讀取信號后，即可開始讀取數(shù)據(jù)。

　　核心電子期刊論文發(fā)表：《計算機與網(wǎng)絡》雜志是學術性通信刊物。介紹國內外無線與有線通信領域和廣播電視專業(yè)等方面最新科研成果、新技術、新產品和新動態(tài)，交流國內生產、科研和使用部門的經驗。